低レイヤ対応について

[johnny-shaman]

重要な点は幾つかある。

Intel系はIOポートアドレスにマップされている。
ARM系などのRISCマシンはメモリアドレスの一部として、IOアドレスが存在する。

この言語は、昨今の状況を鑑みた設計として、AARCH64などのRISC系アーキテクチャを対象とする。
理由はSISC系で命令が複雑であることがセキュリティに寄与するわけでは無い為など、枚挙に暇がない。

最終的にはハードウェアの高位合成も考えることになるので、RISC系アーキテクチャに沿った言語開発とする点、留意いただきたい。

[johnny-shaman]

なお、CPUのアドレッシングモードについては、v0.75 ~ v1.0alphaによって、言語動作が認められる状態になったタイミングで議論するのが良いと思われる。

48bitアドレスレジスタの直接アドレッシングでも、メインメモリが64ペタバイトという驚異的な数値となることは一先ず留意。