Skip to content

Casseluse/UART_module_based_on_verilog

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

12 Commits
 
 
 
 
 
 
 
 
 
 

Repository files navigation

UART_module_based_on_verilog

收发一体串行通信模块

①可支持奇校验

②设置停止位状态(1位或2位)

③接收模式或发送模式使能切换

④上升沿触发模块开始工作

⑤完成一次发送或接收工作后自动置位

instruction 使用说明

About

收发一体串行通信模块

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published