上海交通大学2017年数字部件lab
1.my_fisrt_fpga是按照老师给的教程（也是官网上的教程），写了一个试运行的程序熟悉verilog、quantus2和开发版
2.naive_clock是一个有重置、停表、停止显示功能的秒表
3.sc是单周期cpu，按照老师给的框架填表和实现in/output功能即可
4.pipeline是流水线cpu，在sc的基础上，按照电路图实现，很多部件可以复用sc时的实现
5.pipeline-test是机考时，实现了考试要求添加指令的版本
6.vga-game是自选大作业，实现了一个在vga屏幕上显示的flappy bird游戏